1. 研究目的与意义（文献综述）
数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。尽管目前市场上已有现成的数字钟集成电路芯片出售，价格便宜、使用也方便，但以硬件描述语言verilog所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 fpga 上进行测试，是现代 ic设计验证的技术主流。
fpga采用了逻辑单元阵列lca（logic cell array）这样一个概念，内部包括可配置逻辑模块clb（configurable logic block）、输入输出模块iob（input output block）和内部连线（interconnect）三个部分。 现场可编程门阵（fpga）是可编程器件，与传统逻辑电路和门阵列（如pal，gal及cpld器件）相比，fpga具有不同的结构。fpga利用小型查找表（16×1ram）来实现组合逻辑，每个查找表连接到一个d触发器的输入端，触发器再来驱动其他逻辑电路或驱i/o，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到i/o模块。fpga的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与i/o间的联接方式，并最终决定了fpga所能实现的功能，fpga允许无限次的编程，这极大方便了我们进行程序的调试。
随着电子设计自动化(eda)技术的发展,利用计算机辅助设计和用高密度可编程逻辑器件实现数字系统已经成为发展趋势。本次毕业设计就利用vhdl语言的强大的电路描述和建模能力设计基于fpga的电子时钟,可以提高利用计算机辅助设计和用高密度可编程逻辑器件实现数字系统的能力,为以后深入学习和应用电子系统现代设计方法打好基础,并具有工程实用性。
2. 研究的基本内容与方案
由于我们在设计数字电路，所以我们要对数字电路有一定的了解。fpga开发可以总体分为三个模块：消抖模块、功能模块、数码管模块。
3. 研究计划与安排
1-3周：查阅中、英文数据，确定选题和设计内容，在广泛调研的基础上完成开题报告。
4-5周：了解相关的专业知识，完成不少于5000汉字的英文翻译任务。
6-9周：继续深入学习相关内容，逐步实施设计方案。
4. 参考文献（12篇以上）
[1]夏宇闻.verilog数字系统设计教程[m].北京:北京航空航天大学出版社,2003
[2]武卫华，陈德宏.基于eda技术 的数字频率计芯片化的实现[j].电测与仪表2004，4
[3]王道宪.cpld/fpga可编程器件应用与开发[m].北京：国防工业出版社，2003
课题毕业论文、开题报告、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
