基于FPGA的高精度数字频率计设计开题报告

1. 研究目的与意义（文献综述）

目的及意义

频率是计算单位时间内信号完成周期性变化次数的数值，是一项最基本的参数，并且与许多其他电参量都有着十分重要的关系。在现代电子技术领域中，频率测量作为其中一项重要的内容，其在民生、军事、科研等各方面领域均有着极其广泛的应用。数字频率计因为其测量精度高，测量速度快，操作简便，数字显示等众多优点被广泛地应用于频率测量领域。而基于fpga的高精度数字频率计不仅集成度高，还可以在保持硬件不变的情况下，通过改变程序，从而改变频率计的测量范围和测量精度，实现了数字系统硬件的软件化。

国内外研究现状

随着计算机技术与微电子技术的快速发展，现代电子技术也因此日新月异地进步着，从而使得电子产品能够更好地满足用户的要求。在这一过程中，数字频率计作为其中重要的一项测量工具，其测量范围不断扩大，测量精度不断提高，功能也不断拓展，为了满足市场上各方面不同的需求而不断提高。

2. 研究的基本内容与方案

本次毕业设计是设计一个能够将所测频率分为六档进行自动换档的数字频率计,且高位显示档位，并有秒表功能。第0档：a×100；第1档：a×101；第2档：a×102;第3档：a×103;第4档：a×104；第5档：a×105（基本单位：hz，a：读数）。用vhdl实现所设计功能。

本次数字频率计主要由信号整形模块、分频模块、控制模块、计数模块、档位模块、锁存模块、显示模块7个模块组成。

本系统以alteracyclonevse5csema5f31c6ndevice芯片为核心展开，运用硬件描述语言vhdl。当系统正常工作时，系统时钟通过分频器分频为1hz的工作频率提供给控制模块，用以测频。控制模块的计数使能信号q产生一个1s脉宽的周期信号，从而对计数器的使能端进行同步控制。被测信号通过信号整形模块进入计数器的输入端，当q为高电平时，允许计数；q为低电平时，停止计数，并保持所得计数值。在停止计数期间，由控制模块提供的一个信号用以控制将计数值由档位模块进行相应的档位选择，并锁存在锁存模块中。采用动态扫描译码显示方式，将所测频率以十进制形式在七段数码管上进行显示。

信号整形模块:用以对被测信号进行放大整形，使之成为进入计数器输入端的标准信号。

3. 研究计划与安排

第1－3周：查阅相关文献资料，明确研究内容，了解研究所需的相关知识。确定方案，完成开题报告。

第4-8周：学习FPGA及数字频率计的基本理论及设计方法。第9-13周：完成数字频率计的设计。第14-16周：撰写毕业设计论文。第17周：完善毕业设计论文，进行答辩。

4. 参考文献（12篇以上）

[1]altera.configuringflex10kdevices，august1998，ver.1.01.

[2]c.wang and d.m.blei.variational inferenceinnonconjugate models[ol].2012.

[3]n.g.polson,j.g.scottandj.windle.bayesianinferenceforlogistic