基于Synopsys IC Compiler的时钟树结构研究开题报告

1. 研究目的与意义

近年来，随着物联网设备的逐渐普及，市场对移动电子设备的要求越来越高，芯片设计理念逐渐由高性能导向逐步转移到低功耗导向。

功耗已经和性能一并成为移动芯片的竞争点。

随着芯片设计步人深亚微米阶段，功耗成为制约芯片面积和性能的重要因素，集成电路功耗优化的实现是一项综合工程，必须同时考虑cmos器件的特性、电路的设计以及系统的功耗优化，最终在集成电路的性能和功耗之间进行折中。

2. 课题关键问题和重难点

课题关键问题1、时钟树的基本概念（时钟延时和时钟过渡时间、时钟不确定性、时序路径的计算和分类、特殊路 径）。

2、时钟树建立过程的理解（时钟树建立过程中所插入的缓冲器类型，作用，功耗问题）。

3、时钟树消耗概念的定义（consumption of clock tree）：时钟树主要功耗的计算，以及时钟树结构中各部分的功耗占比。

3. 国内外研究现状（文献综述）

随着经济形式的不断好转，国内生产厂家对集成电路需求量也越来越大，而我国自身设计集成电路能力却相对薄弱。

为了更好地实现集成电路的自主化设计，近几年国内逐渐衍生了一些规模相对庞大的通信系统公司设立的 集成电路 设计队伍，如展讯、华为、中兴等公司，及一些海外留学人员带头创办的 集成电路 设计公司，这些公司大多数有很强的前端设计能力，但是比较欠缺 集成电路 后端设计的实践经验[1-2]。

传统的后端物理设计流程一般是开始于门级网表（gate level netlist），结束于gds 版图制造。

4. 研究方案

引入时钟树消耗的概念来评估时钟树各个部分的功耗，以脚本方式分析时钟树消耗指标，主要从三个方面分析时钟树结构时钟叶节点分布深度、扫描时钟选择器、基于时钟路径上的平衡缓冲器，从而精确分析出时钟树内部功耗较大的部分，再对分析检测出的高功耗部分进行删减，替换等操作以达到低功耗时钟树要求。

通过不断对比修改前后的时钟树功耗数据来完善脚本功能，最后就可以总结出以降低时钟树功耗为目的的最佳分析方法。

我们通过脚本方案遍历整个时钟树，将所有信息记录整理，最终时钟树优化方案：相比时钟树分析，时钟树优化更为直接。

5. 工作计划

（2022.3.1-----2022.3.15）：学习回顾c语言和c 基本内容。

按脚本内容需求，需要对指针、结构体、链表结构、二叉树遍历算法、递归算法等进行重点学习。

在学习期间做好相应的学习笔记，学后的程序练习，反思和总结。