全耗尽SOI-MOS器件仿真技术研究开题报告

1. 研究目的与意义

薄膜全耗尽soi器件除了具有传统的soi器件通有的特点之外，还具有载流子迁移率大，电流驱动能力强，功耗小，速度快等优点。

而且相对于传统的体硅结构的mosfet其短沟道效应也会更小，在低压、低功耗的高速电路中应用前景更加广泛，非常适用于纳米cmos应用718)。

当硅膜是全耗尽状态时，不存在穿通效应，可以避免引入halo、pocket注入，在bsim soi模型中已经能够嵌入到电路模拟软件中国，使缺乏soi器件与电路模型的问题得以缓解。

2. 课题关键问题和重难点

（1）掌握全耗尽SOI-MOS器件结构、原理、特性和表征参数；（2）了解目前全耗尽SOI-MOS工艺发展进展；（2）熟练掌握工艺器件仿真软件Silvaco或synopsys（器件模型建立）；（3）采用工艺器件仿真软件Silvaco或synopsys，对全耗尽SOI-MOS器件进行设计和仿真验证（初步设定28nm）。

3. 国内外研究现状（文献综述）

[1] 吴笛, 高k SiO2栅全耗尽SOI MOSFET半解析模型的阈值电压和DIBL效应的研究[2]连军，海潮和，N 多晶硅栅薄膜全耗尽SOI CMOS器件与电路的研究[3]黄玮，基于Silvaco Atlas的SOI器件性能仿真研究[4]张兴，0.15μm薄膜全耗尽MOS／SOI器件的设计和研制[5]佚名，Silvaco TCAD基CMOS器件仿真毕业设计[6]彭雪扬，全耗尽SOI MOSFET源/漏寄生电阻半解析模型的研究[6] JOACHIM H.-O., YAMAGUCHI Y.. Simulation and two-dimensional analytical modeling of subthreshold slope in ultrathin-film SOI MOSFETs down to 0.1 mu m gate length[J]. IEEE Transactions on Electron Devices,1993,10(10).[7] RATHNAMALA RAO, GURUPRASAD KATTI, DNYANESH S. HAVALDAR,et al. Unified Analytical Threshold Voltage Model For Non-uniformly Doped Dual Metal Sate Fullv Depleted Silicon-on-insulator Mosfets[J]. Solid-State Electronics,2009,3(3).[8] KOW-MING CHANG, HAN-PANG WANG. A simple 2D analytical threshold voltage model for fully depleted short-channel silicon-on-insulator MOSFETs[J]. Semiconductor Science and Technology,2004,12(12).[9] KRISHNA MEEL, R. GOPAL, DEEPAK BHATNAGAR. Three-dimensional analytic modelling of front and back gate threshold voltages for small geometry fully depleted SOI MOSFET's[J]. Solid-State Electronics,2011,1(1).

4. 研究方案

silvaco tcad软件是用来模拟半导体器件的电学性能，进行半导体工艺流程仿真，还可以与其它eda工具(比如spice)组合起来进行系统级电学模拟(sentaurus和ise也具备这些功能)。

sivacotcad为图形用户界面，用户可以直接从界面输入程序语句，操作简单，其例子库十分丰富，可以直接调用装载并运行，silvaco tcad是例子库最丰富的tcad软件之一，几乎使得用户做的任何设计都能找到相似的例子程序以供调用。

siivaco tcad平台包括工艺仿真(athena)，器件仿真(atlas)和快速器件仿真系统(mercury)，它们都是全图形操作界面，类似于windows的操作界面受到了喜欢在全图形界面操作软件用户的青睐。

5. 工作计划

2022年2月17日2022年3月1日 查找资料，完成开题报告、文献调研和熟悉软件2022年3月2日2022年3月15日 设计与仿真2022年3月16日2022年5月4日 论文编写2022年5月5日2022年5月17日 准备论文答辩