EPORT的FPGA验证开题报告

1. 研究目的与意义

gpio（general-purpose input/output）通用型输入输出的简称，其引脚功能可以供使用者自由选择，pin引脚依据现实考量可以作为通用输入（gpi）或通用输出（gpo）或通用输入输出（gpio）。通过内部的寄存器配置来选择pin的功能，可以通过这些gpio来输出高低电平或者通过它们来读入引脚的状态。具体应用场景比如：控制硬件工作（如led、蜂鸣器等）和读取硬件的工作状态（如中断信号）等。gpio因其低功耗、低成本、小封装、布线简单、上市周期短等优点被广泛应用于集成电路中。

eport（edge port module）是一种用于外部中断的gpio接口，它的每一个pin可以被单独的配置为低电平敏感中断引脚、边沿检测（上升沿、下降沿、同时上升沿下降沿）中断引脚、gpio引脚。具有高度灵活性。

随着嵌入式系统复杂度的提高，为芯片提供更多通用的输入输出变得越来越必要。随着对调试更加灵活的需求，基本的gpio端口已经不能满足需要。所以，本课题设计了新的输入输出体系结构，可以提高gpio端口的灵活性，并且易于在原有gpio端口上实现。

2. 课题关键问题和重难点

1.边沿检测逻辑的设计

边沿检测逻辑负责检测gpio管脚上的信号。用户可以通过配置不同的触发寄存器来控制边沿检测逻辑来检测不同的信号转换。首先需要对边沿检测逻辑结构有一个整体的设计，再对其进行相应的配置，从而产生激活的加号。

2.事件捕获模块的设计

3. 国内外研究现状（文献综述）

近年来数字信号处理器(dsp)发展迅速,已广泛应用于通信、军事、控制、家电等众多领域。随着应用需求的发展,使用较少的片上硬件资源实现与各种类型外部设备的灵活通信,已成为dsp通信接口的关键技术之一。由于通用输入/输出(general-purpose input/output, gpio)可实现专用接口无法实现的、软件控制的输入和(或)输出信号的功能。因此,越来越多的dsp片上集成了gpio部件,以便于与各种外部设备进行数据通信。而文献[1]中提出的yhft-dsp是一款高性能32位dsp,主频可达300mhz。立足于yhft-dsp芯片的系统功能需求,构建出gpio部件的功能结构并研究其应用。该gpio部件功能丰富多样,配置灵活,为yhft-dsp提供了16个通用i/o,且每个管脚都是双向的,可以独立地配置为输出或输入。作为输出管脚时端口上最大速率可达25mbps,作为输入管脚时可以在直通模式和逻辑模式下工作,从而作为edma的同步事件和cpu的外部中断。配置的灵活性和工作模式的多样性很好地拓展了yhft-dsp的应用范围。文献[1]主要研究的内容有以下几个方面:1.根据芯片系统设计要求以及gpio的功能特点,对gpio部件自上而下地正向设计,完成了gpio的系统设计并详细设计实现了rtl级逻辑结构,包括同步逻辑、控制寄存器读/写逻辑、输入/输出逻辑、沿检测逻辑、中断产生逻辑等。2.进行gpio功能验证。重点进行了gpio的模块级验证与系统级验证,并对其作了代码覆盖率的测试以实现验证效果的可控性。3.在深入研究gpio应用的基础上,从三个方面出发,对其典型应用给出具体实例,即gpio模拟i2c协议以及通过gpio实现yhft-dsp与液晶显示模块及和ps/2标准键盘间的通信。给出了具体的硬件连接方案和软件驱动程序。其中,软件驱动程序是用c语言编写的,已通过编译并实现了其功能。

边沿检测技术作为数字图像处理领域的重要一支,在目标匹配,交通管控,国防安全等多个领域有着广泛的应用,能够精确高效地实现边沿检测对于后续进行更高层次的图像识别以及图像处理有着密切的联系;为了实现实时有效的图像边沿检测，文献[2]提出了基于fpga结合sobel算法的实时图像边沿检测系统,硬件使用流水线结合并行处理的解决方案,能够有效提高图像处理的速度;算法设计采用sobel算法,不但简化了运算同时获得了不错的检测效果;实验结果显示,系统可高效地达成实时图像边沿检测的设计目的,而且提升了图像的处理效率与边沿检测的效果,便于满足后续图像处理的要求。

文献[3]设计了一种通过数字硬件实现多路事件捕捉器电路,并且应用在内嵌多个dsp核的soc系统中。借助于大规模soc系统中的内部多个处理器核的中断处理功能以及多核soc系统中的内部多路定时器,设计的多路事件捕捉器能够实现高精度实时对外部高速输入信号的事件信息进行捕捉和对事件发生时刻的时间信息进行存储,并通过内部处理器核响应中断后对事件发生的时间和状态进行读取。多路事件捕捉器作为soc系统中的一个通用ip电路模块,结合dsp核对外设中断处理功能进行了事件捕捉器系统级的仿真验证,给出了soc芯片流片后的事件捕捉器测试结果。

4. 研究方案

在基本GPIO模块的基础上，设计边沿检测逻辑结构和具有两种不同模式的事件捕获模块，并加一个中断，进行逻辑分析和功能预估后，编写verilog代码，写出激励文件，不断编译以及试错，然后在modelsim上进行仿真，最后在示波器上看到相应波形。

5. 工作计划