基于RISCV内核的MCU设计与应用开题报告

1. 研究目的与意义

芯片是推动信息技术的引擎，推动这人类社会的数字化、信息化与智能化。随着摩尔定律濒临终结，维持芯片技术创新面临挑战。但是芯片设计动辄需要上亿元的研发费用、且一旦流片失败，会浪费巨大成本，只有少数企业才能承担风险。

反观互联网领域通过开源软件创造了空前的繁荣，由此诞生了开源芯片设计这一全新思路。如果开源芯片设计能够将开发门槛降低几个数量级10人的小团队在半年时间里，只需几十万元便能研制出一款有市场竞争力的芯片，就必将吸引大量人员投入芯片产业，重塑繁荣。

加州大学伯克利分校设计的开放指令集RISC-V朝着这个目标迈出了第一步，RISC-V与x86、arm等受专利保护，需要授权才能使用的指令集架构不同。RISC-V是一种开源的指令集架构，自2014年正式发布以来，受到了包括谷歌、IBM、Oracle等在内的众多企业的关注与参与，围绕RISC-V的生态逐渐完善，并涌现出众多开源处理器及SoC采用RISC-V架构。本课题将基于RISC-V架构设计一款包含GPIO、UART、定时器等外设的MCU。将在探寻中国芯的道路做进一步的研究。

2. 课题关键问题和重难点

关键问题：

1、完成一套基于安路fpga的soc硬件开发平台。由于安路公司的芯片资料相对较少，硬件设计与调试需要耗费一定时间。

2、在fpga平台上移植rv32i软核，如：pico rv。picorv是国外一款知名的开源risc-v软核，以消耗资源少著称。但由于资料以英文为主，且所选用fpga为国产芯片，资源较少，且开发环境相对xilinx等国际知名厂商有很大差距，使得代码调试与仿真手段落后，给移植带来一定难度。

3. 国内外研究现状（文献综述）

risc-v由于其开源型，国内外学者做了很多研究在上面。

伯克利分校设计的rocket core是一款64位、5级流水线、单发射顺序执行处理器，主要特点有，支持mmu，支持分页虚拟内存，所以可以移植linux操作系统；具有兼容ieee754-2008标准的fpu；具有分支预测功能。其采用chisel语言编写，这也是伯克利设计的一种开源的硬件编程语言。是scala语言的领域特定应用，可以充分利用scala的优势，将面向对象、函数式编程、类型参数化、类型推断等概念引入硬件编程语言，从而提供更加强大的硬件开发能力。chisel除了开源之外，还有一个优势就是使用chisel编写的硬件电路，可以通过编译得到对应的verilog设计，还可以得到对应的Ｃ＋＋模拟器。rocket使用chisel编写，就可以很容易得到对应的软件模拟器。同时，因为chisel是面向对象的，所以rochet的很多类可以被其他开源处理器、开源soc直接使用。

苏黎世联邦理工大学和波罗尼亚大学联合设计了一款叫做ri5cy的处理器。这是一款小巧的4级流水线开源处理器，实现了rv32ic以及rv32m中乘法指令mul，其目标是作为并行超低功耗处理器项目puilp的处理器核，所以ri5cy在risc-的基础上增加了许多拓展，包括硬件循环、乘累加、高级算术指令等。采用umc的65nm工艺经行流片，ri5cy主频达到654mhz，动态功耗是17.5uw/mhz，采用system-verilog编写。

4. 研究方案

1．mcu系统整体框架图如下

2.从框图中可以看出，贯穿整个系统最重要的东西就是总线。因此在搭建mcu之前，需要根据risc-v的指令集设计一个总线仲裁器。以实现risc-v内核对其周围外设的存取访问。

5. 工作计划

第1周：接受任务书，查阅资料、翻译文献并确定方案，撰写毕业设计开题报告。

第2周：运用eda工具设计电路，完成原理图设计，pcb设计，制作电路板。

第3周：焊接调试硬件电路。