基于Verilog HDL的ATA主机控制器设计开题报告

1. 研究目的与意义

ata发展至今经过多次修改和升级，每新一代的接口都建立在前一代标准之上，并保持着向后兼容性。

第一代是ata-1，就是用于康柏桌面386系列的最初的标准规范。它被制定为主/从结构。ata-1是建立在isa96-pin标准连接器上的附属设备，使用40或44pin的连接器和电缆。

ata-2还提供对电源管理、pcmcia卡和可移动设备的支持，通过标准寻址方法chs（柱面、磁头、扇区）支持最高8.4gb的硬盘容量。随着自我监控检测和smart等技术的介入，ide驱动器被设计制造得更加可靠。

2. 课题关键问题和重难点

关键问题：ATA主机控制器由这些atahost-conroller ，pio时序控制器atahost-pio-tctrl，运行计数器模块，Atahosst-wb-slave模块构成。关键就是将这些模块连接在一起，完整的实现主机控制器的功能。

难点：需要设计的模块有好几个，对于我们来说有难度。ATA主机控制器顶层的外部接口也很复杂。在汇编完程序之后的衔接，与控制模块，输入输出接口模块结合时可能会出现一些意外的问题

3. 国内外研究现状（文献综述）

数字内容已经渗入到当今社会的方方面面，从mp3文件、数码相片到家庭电影，更不用说典型用户在其pc上保存的大量财务金融信息、电子邮件以及家庭或者商业资料。数字内容已经是无处不在，而用户则仍然希望多多益善。这种数字信息爆炸已经迅速消耗掉了可用的硬盘驱动器(hdd)空间，而且还带来了极为严重的存储挑战。美国加州大学伯克利分校（uc berkeley）的一项研究表明，仅在2002年就产生了5千兆(或者50亿gb)的原始信息，而这个数字是此前三年的两倍。显然，持续爆炸的信息量需要增加更多的存储容量，而一个方便灵活的存储解决方案则变得比以前更为关键。ata的出现很好的解决了这一难题。

为了提高传输速率和提高性能在大规模数据传输和存储在实时系统中,高性能串行先进技术附件一代2(sata ii)提出了主机控制器。介绍了如何提高硬件性能的实现和验证。控制器在xilinx设计使用硬件描述语言(vhdl)和开发集成软件环境(ise)9.1版本。链路层和传输层的主机控制器架构在xilinx virtex-4 fpga实现。sata协议是实现基于multi-gigabit收发器(本). chipscope应用于全面测试和验证设计。新项目与常规设计方法相比,具有更好的可扩展性功能,可伸缩性,可改善和可编程性细节。实验结果表明,控制器工作准确、稳定在3 gb / s的传输速率。控制器是适合高速数据传输。

并行先进技术附件(pata)[1]一直是行业标准的硬盘和其他设备连接起来的计算机超过十年。然而,由于几个主要的局限性,pata可能很快死亡,品种推出系列先进技术附件(sata)。表显示了sata性能比pata要好得多。比较而言，最重要的是,真正的最大传输速率pata与爆发分别是100 mb / s 、133 mb / s,sata ii最大传输速率是3 gb / s。此外,本地命令队列(ncq)和主机内存缓存选择 (fpdma)强大技术改善事务工作负载的性能和超螺纹环境,而32位循环冗余校验(crc)纠错提高可靠性。最后,萨塔不需要任何更改现有的操作系统,因为sata和pata是兼容的。

4. 研究方案

ata控制器总体架构：

ata主机控制器顶层外部接口：

5. 工作计划

第1周：查找文献和翻译文献

第2周：撰写开题报告

第3周：电路系统的总体设计和规划