基于FPGA的图像滤波系统的实现开题报告

1. 研究目的与意义

人类从外界获得的信息约有80%来自于视觉系统，也就是说，人类的大部分信息都是从图像中获得的。但是在图像采集和处理过程中，由于获取图像工具或手段的影响，使得获取的图像存在噪声、畸变等缺陷。因此，对图像进行处理是非常重要的。为了实现图像的实时处理,常采用现场可编程门列阵FPGA对采集的数字图像做预处理,在讨论中值滤波算法原理的基础上,利用VHDL硬件描述语言设计一个中值滤波模块对输入图像进行去噪处理,仿真结果说明该算法满足实时性要求,取得较好的仿真效果,并对中值滤波的改进算法进行了讨论。图像在生成,传输过程中常会受到各种噪声源的干扰和影响,为了抑制噪声,改善图像质量,在对图像进行分析前需要对图像进行滤波、滑等处理。底层图像预处理算法的特点是数据量比较大,而运算结构相对较规律,用一般的软件实现会比较慢。由于FPGA含有丰富的逻辑单元,很容易实现各种电路设计和完成较复杂的运算,对于不同的图像处理要求,只需要用软件修改FPGA内部的逻辑功能即可。故对于实时性要求较高的系统,利用FPGA实现底层算法是理想选择之一。FPGA(Field Programmable Gate Array)即现场可编程门阵列，是在可编程阵列逻辑PAL(Programmable Array Logic)、门阵列逻辑GAL(Gate Array Logic)、可编程逻辑器件PLD(Programmable Logic Device)等可编程器件的基础上进一步发展的产物。由于拥有ASIC的稳定性、大容量、高集成度等优点，而且采用硬件描述语言所设计的电路可以直接综合成RTL级电路并对目标器件进行配置实现，极大的提高了硬件的设计效率。

2. 国内外研究现状分析

随着科学技术的发展，实时图像处理在多媒体、图像通信等领域有着越来越广泛的应用，同时对图像处理系统的小型化提出了更高的要求，并且成为未来的发展趋势。系统中FPGA作为图像采集的主要控制部分，完成图像采集、存储到显示的一系列工作，同时对图像进行预处理，有效的为ARM减轻了负担。随着集成电路技术的高速发展，单芯片的图像处理成为目前的研究热点之一。而FPGA结合了微电子技术、电路技术、EDA技术，使设计者可以集中精力进行系统逻辑功能的设计，缩短了设计周期，提高了设计质量，成为人们广泛采用的研究、设计与验证的平台。

3. 研究的基本内容与计划

图像噪声的滤除是图像处理的关键,影响着图像处理的全过程。传统的滤波算法为均值滤波和中值滤波。在对中值滤波算法对图像降噪效果分析的基础上提出了一种改进的算法,既能有效地滤除椒盐噪声和高斯噪声,又能最大限度地保留图像的边缘细节。

在噪声的数字信号处理中,主要研究的是高斯噪声和椒盐噪声对图像信号的污染的改善。图像处理的目的是改善图像数据,抑制不需要的变形或者增强某些对于后续处理重要的图像特征。目前最常用的图像去噪滤波器是线性滤波器和非线性滤波器。 　　线性滤波器是域平均法也称均值滤波法,其算法是在像数据的窗口内的中间位置的值用窗口内所有像素数据的平均值取代。线性滤波器对高斯噪声具有良好的滤出作用,然而,当信号频谱与噪声频谱混叠时或者当信号中含有非叠加性噪声时,线性滤波器的处理结果就很难令人满意。而且均值算法会破坏图像边缘,模糊图像细节。不利于特征识别,而且也不能有效滤出椒盐噪声。 　　中值滤波器是基于次序统计完成信号恢复得一种典型的非线性滤波器,是一种减少边缘模糊的非线性平滑方法,其基本原理是把数字图像或数字序列中心位置的值用该点邻域的中值替代。中值滤波算法的特点是在去除噪音的同时,可以比较好地保留边的锐度和图像的细节在有序的一系列表中,中值是指位于中心的值。邻域中亮度的中值不受个别噪声毛刺的影响,因此中值平滑相当好地消除了冲激噪声。 　　根据对各种噪声滤出的算法和效果的分析,设计了一种改进的中值滤波器进行滤波,它是一种邻域运算,类似域卷积,但不是加权求和,其基本原理是把计算窗口中包含中间像素点的左上角、右上角、左下角和右下角的四个子邻域的均值,选择最大值作为输出像素值,这样既能滤出椒盐噪声,又可以滤出高斯噪声,同时也能最大限度地保持图像地细节。并且也很方便地利用FPGA实现。

4. 研究创新点

以FPGA为控制单元, 作为驱动CMOS 图像传感器进行图像数据采集的嵌入式系统; 并在介绍系统组成原理的基础上讨论了SCCB总线配置的方法和图像采集部分的结构。随着科学技术的发展，实时图像处理在多媒体、图像通信等领域有着越来越广泛的应用，同时对图像处理系统的小型化提出了更高的要求，并且成为未来的发展趋势。为了达到小型化、实时化的要求，论文研究了基于FPGA的图像传感器驱动的解决方案。系统中FPGA作为图像采集的控制部分，完成图像采集、存储到显示的一系列工作，同时对图像进行预处理。论文阐述了图像预处理系统的总体构成，研究Verilog硬件描述语言的设计及实现。分析了基于FPGA的图像采集及显示系统的内部逻辑设计，以及图像处理算法如中值滤波、边缘榆测、图像标准、图像格式等。介绍了图像存取中FPGA控制SDRAM读写操作的各个步骤，研究了I2C总线及图像预处理算法的FPGA实现。通过实际的运行和仿真，证明了该设计基本可以满足实时图像处理的要求。本论文为图像处理平台FPGA做了有益的探索性尝试，对今后完成以FPGA平台的实时图像处理系统的设计有着积极的意义。