基于DE2的高精度数字频率计设计开题报告

1. 研究目的与意义

数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。

在数字电路中，数字频率计属于时序电路，它主要由具有记忆功能的触发器构成，计算机及各种数字仪表中，都得到了广泛的应用。

在 cmos 电路系列产品中，数字频率计是用量最大、品种很多的产品，是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。

2. 国内外研究现状分析

国际上数字频率计的分类很多。按功能分类，因计数式频率计的测量功能很多，用途很广。所以根据仪器具有的功能，电子计数器有通用和专用之分。 (1)通用型计数器：是一种具有多种测量功能、多种用途的万能计数器。它可测量频率、周期、多周期平均值、时间间隔、累加计数、计时等；若配上相应插件，就可测相位、电压、电流、功率、电阻等电量；配上适当的传感器，还可进行长度、重量、压力、温度、速度等非电量的测量。 (2)专用计数器：指专门用来测量某种单一功能的计数器。如频率计数器，只能专门用来测量高频和微波频率；时间计数器，是以测量时间为基础的计数器，其测时分辨力和准确度很高，可达ns数量级；特种计数器，它具有特种功能，如可逆计数器、予置计数器、差值计数器、倒数计数器等，用于工业和白控技术等方面。数字频率计按频段分类 (1)低速计数器：最高计数频率＜10MHz； (2)中速计数器：最高计数频率10100MHz； (3)高速计数器：最高计数频率＞100MHz； (4)微波频率计数器：测频范围180GHz或更高。国际国内通用数字频率计的主要技术参数：1．频率测量范围 电子计数器的测频范围，低端大部分从10Hz开始；高端则以不同型号的频率计而异。因此高端频率是确定低、中、高速计数器的依据。如果装配相应型号的变频器，各种类型的数字频率计的测量上限频率，可扩展十倍甚至几十倍。2．周期测量范围 数字频率计最大的测量周期，一般为10s，可测周期的最小时间，依不同类型的频率计而定。对于低速通用计数器最小时间为1ys；对中速通用计数器可小到0．1ys 3．晶体振荡器的频率稳定度 晶体振荡器的频率稳定度，是决定频率计测量误差的一个重要指标。可用频率准确度、日波动、时基稳定度、秒级频率稳定度等指标，来描述晶体振荡器的性能。对于时基稳定度来说，按要求低速通用计数器应达到1107／日；中速通用计数器应达到1108／日；高速通用计数器应达到1109／日。4．输入灵敏度 输入灵敏度是指在侧频范围内能保证正常工作的最小输入电压。对于4通道来说，灵敏度大多为50mV。灵敏度高的数字频率计可达30mV、20mV。5．输入阻抗 输入阻抗由输入电阻和输入电容两部分组成。输入阻抗可分为高阻和低阻。一般说来，低速通用计数器应设计成高阻输入；中速通用计数器，测频范围最高端低于100MHz，仍设计为高阻输入；对于高速通用计数器，测频＞100MHz， 设计成低阻 (50Q) 输入， 测频＜100MHz， 设计成高阻输入。

随着电子技术的飞速发展，各类分立电子元件及其所构成的相关功能单元，已逐步被功能更强大、性能更稳定、使用更方便的集成芯片所取代。由集成芯片和一些外围电路构成的各种自动控制、自动测量、自动显示电路遍及各种电子产品和设备。数字系统和数字设备已广泛应用于各个领域，更新换代速度可谓日新月异。在电子系统非常广泛的应用领域内，到处可见到处理离散信息的数字电路。供消费用的微波炉和电视、先进的工业控制系统、空间通讯系统、交通控制雷达系统、医院急救系统等在设计过程中无一不用到数字技术。数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。数字频率计是现代通信测量设备系统中不可缺少的测量仪器，不但要求电路产生频率准确的和稳定度高的信号，而且能方便的改变频率。从国内外的研究现状来看，数字频率计主要实现方法有直接式、锁相式、直接数字式和混合式四种。直接式的优点是速度快、相位噪声低，但结构复杂、杂散多，一般只应用在地面雷达中。锁相式的优点是相位同步的自动控制，制作频率高，功耗低，容易实现系列化、小型化、模块化和工程化。直接数字式的优点是电路稳定、精度高、容易实现系列化、小型化、模块化和工程化。随着单片锁相式数字频率计的发展，锁相式和数字式容易实现系列化、小型化、模块化和工程化，性能也越来越好，已逐步成为两种最为典型，用处最为广泛的数字频率计。

3. 研究的基本内容与计划

频率是电子测量中一个最为基本的参量，在信号发生器以及振荡器、 各种倍频和分频电路的输出信号中，都要进行频率的测量。因此为了能够高效稳定的测量信号频率，设计一款基于DE2的可以测量多种信号频率的数字频率计。

根据频率定义，测量1 s内被测信号经过的周期数即为该信号的频率。因此，本设计应主要解决三个问题：产生一个标准的时钟信号作为闸门信号；在闸门信号有效时间范围内对输入的信号进行计数；对所得的数据进行处理，并将其显示。 针对上述问题，可以通过以下方法解决：依靠脉冲发生器产生的标准时钟信号 ，产生1s的闸门信号，当测频控制信号发生器电路产生的1s 的闸门信号为有效电平状态时，开始计算被测信号的周期数，当闸门信号回到无效电平状态时 其值即为所求频率，将得到的结果保存到锁存器并转换成相应的能够在七段数码显示管上可以显示的十进制结果。这样，在数码显示管上便能看到计数结果。 运用自顶向下的设计思想, 编程时分别对控制、计数、锁存、译码等电路模块进行VHDL文本描述 ,使每个电路模块以及器件都以文本的形式出现 ,然后通过编译、波形分析、仿真、调试来完善每个器件的功能。单个器件制作完成后 , 然后将它们生成库文件 ,并产生相应的符号 ,最后用语言将各个已生成库文件的器件的各个端口连接在一起 ,从而形成了系统主电路的软件结构。通过下载程序到DE2开发板上，实现频率的实时显示，要求设计的频率计精度达到1%以内。

4. 研究创新点

本计划采用了DE2开发板来进行研究，DE2作为Altera公司争对大学教学及研究机构推出的FPGA多媒体开发平台。

为用户提供了丰富的外设及多媒体特性，具有灵活而可靠的外围接口设计。