等精度测量法的频率计设计开题报告

1. 研究目的与意义

数字频率计是用数字显示被测信号频率的仪器,在电子测量领域应用十分广泛。早期，设计师们追求的目标主要是扩展测量范围，再加上提高测量精度、稳定度等，这些也是人们衡量数字频率计的技术水平，决定数字频率计价格高低的主要依据。目前这些基本技术日臻完善，成熟。随着科学技术的发展，用户对数字频率计也提出了新的要求。传统的频率计大多采用单元电路或单片机技术加以实现,此种设计方法虽然成本较低,但电路相对复杂且稳定性欠佳、工作频率有限。

目前常用频率测量有直接测频法、间接测频法、等精度频率测量法等。

直接测频法就是在基准闸门时间里得到待测信号的电脉冲个数，但是利用这种方法会产生测量频率最大为1个脉冲误差。直接测频法的频率检测精度与信号的频率有着直接关系，被测信号本身频率就比较高的测量出来精度也比较高，低频的被测信号测量出来的精度也比较低，不能保证测量频段内的测量准确度维持恒定的要求，只适合测量高频信号。

2. 研究内容与预期目标

根据毕业设计任务要求以及外在应用需求,本课题以研究内容为等精度频率测量的基本原理以及其在fpga研发环境中的实现,具体内容包括:

1. 对待测信号的前端处理电路进行设计制作。

3. 研究方法与步骤

根据频率定义，测量1s内被测信号经过的周期数即为该信号的频率。依靠脉冲发生器产生的标准时钟信号 ，产生1s的闸门信号，当测频控制信号发生器电路产生的1s 的闸门信号为有效电平状态时，开始计算被测信号的周期数，当闸门信号回到无效电平状态时其值即为所求频率，将得到的结果保存到锁存器并转换成相应的能够在数码显示管上可以显示的十进制结果。这样，在数码显示管上便能看到计数结果。

采用Verilog HDL语言对FPGA部分进行编程开发与设计，选用的开发平台为QuartusII，在此环境里进行测频系统的编辑、编译和仿真操作。整个测量过程由软件编写程序实现自主划分频段，自动选择闸门时间和基准参考信号，并可实现测量结果的实时显示。

1. 对待测信号的前端处理电路进行设计制作。

2. 研究FPGA硬件开发环境和软件开发环境，学习基于FPGA的设计流程。

3. 学习使用VerilogHDL语言，编写代码。

4. 研究等精度频率测量的基本原理，制定等精度频率测量的模块功能说明书。

5. 设计待测信号频率大小判别模块，并设计闸门时间的自动切换模块。

6. 采用VerilogHDL设计频率测量、周期测量频率大小判别等功能模块并进行功能仿真。

7. 焊接响应的硬件电路并进行调试。

4. 参考文献

1李鑫彪，王笑怡.《基于fpga的频率测量仪设计》.2014

2应毓海.《fpga高精度测量频率研究》.2014年03期

3杨灿.《基于fpga的全自动等精度频率计设计》.2012

5. 工作计划

1． 第1-3周 查找、整理资料，撰写开题报告。

2． 第4-6周 学习veriloghdl语言，lcd模块接口协议等。

3． 第7-8周 设计频率测量电路模块。