基于CPLD的宽范围频率计设计开题报告

1. 研究目的与意义

频率计是计算机、通讯设备、音频视频等诸多领域不可缺少的测量仪器 ,是一种典型的数字化、智能化、自动化的测量仪器 ,并越来越趋于小型化。

随着数字电子技术的进一步发展 ,频率测量成为一种越来越普遍的工作 ,数字频率计及其设计也受到越来越广泛的关注。

本课题要求设计一个宽范围频率测量电路，要求测量范围大：测量频率在0.1hz-20mhz范围内；具有自动调整特性，即被测信号频率大于1000hz时测其频率，否则测量其周期。

2. 研究内容和预期目标

研究内容 （1）研究cpld/fpga硬件开发环境和软件开发环境，学习基于cpld/fpga的设计流程。

（2）建立基于max-Ⅱ和vhdl的自顶向下、模块化的数字系统开发。

（3）用硬件描述语言verilog hdl语言实现模块功能并进行仿真验证其功能。

3. 研究的方法与步骤

采用先进的eda技术及自上而下的设计，采用具有内部结构重组、现场可编程的cpld芯片，实现等精度频率测量。

由于cpld具有连续连接结构，易于预测延时，使电路仿真会更加准确，且编程方便，速度快，集成度高，价格低，从而使周期大大缩短，产品性能价格比较高。

cpld芯片采用流行的vhdl语言编程，可以精确地控制测频计数闸门的开启和关闭，从而进一步提高了测量精度。

4. 参考文献

1. 蒋焕文、孙续.电子测量（第二版）. 中国计量出版社. 1998.52. 雷永惠,付宝成,房建东. 用 FPGA 实现自动换量程数字频率计. 内蒙古科技与经济. Vol 7(161) 2008.4.3. 吴戈. Verilog HDL与数字系统设计简明教程. 人民邮电出版社. 20094．包本刚、何怡刚、谭永宏. 基于FPGA的全同步数字频率计的设计与实现. 测试技术学报. 2008.2.5. 阎石. 数字电子技术基础（第四版）.北京：高等教育出版社. 2003 6. 张明. Verilog HDL实用教程.电子科技大学出版社.1999年 7. 张永艳. 基于复杂可编程逻辑器件及用VHDL语言编程的数字频率计的设计[D]. 内蒙古大学, 2004 8. 金琳. 基于EDA技术的频率计系统设计. 吉林大学. 2007 9. 刘夫江. 基于单片机和CPLD的等精度数字频率计设计. 山东大学. 200710. 张永安. 基于CPLD的多功能等精度数字频率计的设计. 内蒙古大学. 2004 11. 徐志军、许光辉.大规模可编程逻辑器件及其应用.成都：电子科学出版社.

5. 计划与进度安排

1． 第1、2周 查找、整理有关资料，完成开题报告2． 第3、4周 深入学习verilog hdl语言，lcd模块接口协议等，提出初步方案。

3.第5-9周 进入设计阶段，设计各个模块并进行系统联调。

4． 第10、11周进行调试与仿真，并完善设计。