论文总字数：18154字

摘 要

从21世纪以来，集成电路进入了飞速发展的新阶段，而数字集成电路的设计因此也变得越来越完备，芯片的集成度集变得更加集中，因此处理能力也变得更加的强大，但是功耗却反而变得更低了，功能也变得更加的强大。一块芯片从硅单晶变成可以使用需要很多步骤，其中的数字后端设计更是与之紧密。所以说，一个好的后端IC设计变得更加的重要，对于整个后端设计来说时序是非常重要的，时序分析也贯穿于整个设计之中。本论文描述了集成电路和数字集成电路的发展以及流程，然后研究了对如何在Placement阶段优化Group_Path的方法进而令时序的结果变得更加好。

通过结合Synopsys公司的ICCompier2，PT等验证分析工具研究了一些后端半定制流程的方法，这个可以让设计过程中的时序变得更加的优良。

关键词：后端设计；Placement；Group_Path；优化

Design and Implementation of Group Path Optimization Based on ICC2 Placement Pperation Stage

Abstract

Since the 21st century, integrated circuits have entered a new stage of rapid development, and the design of digital integrated circuits has become more and more complete. The integration degree set of chips has become more and more concentrated, so the processing power has become more powerful, but the power consumption has become lower, and the function has become more powerful. Turning a chip from a single silicon crystal into one that can be used takes many steps, and the digital back-end design is closely linked to it. Therefore, a good Back-end IC design becomes more important. Timing is very important for the whole Back-end design, and timing analysis also runs through the whole design. This paper describes the development and process of integrated circuits and digital integrated circuits, and then studies how to optimize Group_Path in Placement stage to make the timing result better.

Through the integration of Synopsys ICCompier2, PT and other tools we research some ways about back-hand IC.SO it make timing better .

Keywords: Back-end,Placement,Group_Path,Opt

目 录

摘 要 I

Abstract II

第一章 绪 论 1

1.1课题研究背景 1

1.1.1 数字集成电路的发展史 1

1.2课题研究的意义 1

1.3集成电路的未来展望—硬件何去何从： 2

1.4 中国硬件及IC发展 2

1.5 课题的方案研究分析 2

第二章 完成数字IC所需的流程 3

2.1数字集成电路中的设计流程 3

2.2 数字后端设计的流程 3

第三章 STA的使用及意义 5

3.1 静态时序分析定义 5

3.2 进行静态时序分析的过程？ 5

3.3 使用Prime Time进行分析 6

第四章 使用ICC2对placement阶段的group_path进行优化 9

4.1 ICC2是什么? 9

4.2 placement是什么？具体的工作流程是什么？怎样放置标准单元? 9

4.2.1 placement的作用 9

4.2.2 placement的工作流程 9

4.3 group_path进行优化的原理及必要性 11

4.3.1 group_path的定义 11

4.3.2 为什么要进行group_path的优化? 11

4.3.3 进行优化的原理 12

4.4 具体应该怎样进行group_path的优化 12

4.4.1 怎样打开ICC2及后续优化操作 12

4.4.2 使用TCL脚本进行优化 14

4.5 优化效果的对比 14

4.6 工艺角corner的介绍 16

第五章 结束语 17

5.1 优化的经验总结 17

5.2 优化的展望 17

5.3 需要改进的地方 17

致 谢 18

参考文献 （References） 19

第一章 绪 论

1.1课题研究背景

很多人都可能对集成电路(Integrated Circuit IC)了解的并不是很清楚。但是在我们正常的日常生活中确实根本离不开它。比如说我们日常的电脑、耳机、显示器、电视、电话、网络、自动取款机、手机之类等等的电子设备都有它的存在。就连在火箭发射、航天飞船、医院治疗、汽车的自动驾驶、无人机、AI人工智能等等的每个领域，集成电路都在其中参与重要的作用。在科技迅速发展的信息化社会，人类对于集成电路的依赖性就如鱼儿离不开水一样。在科技迅速发展的信息化社会，人类对于集成电路的依赖性就如鱼儿离不开水一样。但是数字集成电路又是什么东西呢？其实就是在一块集成电路上通过对电子元器件进行连线后可以完成特定的逻辑功能。一个良好的数字集成电路可以做成一个性能强大功耗还低的芯片，而一个好的数字集成电路它里面的时序必定不差。而如何进行数字集成电路的时序优化则成为了各个芯片厂需要解决的问题。随着数字集成电路的发展，对时序优化的方法及实现方式越来越多。而在数字集成电路中，对group_path进行优化则很有可能会对时序进行优化。

1.1.1 数字集成电路的发展史

其实数字集成电路的发展和电子计算机密不可分的。在 1906那一年里，首次面世的电子管被人类发明出来；大概1912年，由于电子管技术的进一步发展使得无线电技术飞速发展；在20世纪的20年代，人类发现了半导体材料；在1932年，人们进一步把量子理论建去发展能带理论从去更进一步去发现半导体的现象（这说明经典工艺所能够达到集成电路的极限大小为7nm）；1946年，威廉·肖克烈(硅谷的创始人，杰出的电子技术学家，物理学家)的队伍进一步开发了晶体管所属的半导体，为集成电路可以进行对用热能进一步利用打下了厚实的基础。在1956年的时候，属于硅材料的晶面体被制造出来。而且1960，人类历史上的第一个使用硅集成电路被成功的创造出来。1966年前后，美国人的别尔实验室团队通过第一次利用完整的硅外延平面工艺进而制造了世界上人们认可大规模集成电路，这在以前的历史上是没有的。又在1988年，第一个使用16M 的DRAM面世，人类首次在在一块只有1cm的方形硅圆晶单片上集成了3600万个晶体管[3]，这其实也说明了历史上超大规模的集成电路（VLSI）走进了新时代，开展了新的篇章。在1997年，采用了0.25μm的300MHZ属于英特尔企业的奔腾系列推出，此产品的推出进一步发展了电子计算机，而且其发展速度让世界所惊叹。2009年，英特尔的core i 系列推出了划时代的32nm制程。直到今日，2022英特尔将制造出基于10nm面积的全新架构并且在旗舰的产品上使用。而AMD公司的Zen 2架构的CPU将会基于7nm制程由台积电代工更是让世人惊叹。

集成电路制造技术的日益成熟以及各个制造厂商之间的不断竞争，使得集成电路能够发挥比之前更加厉害的功能，从而对社会服务进行促进。集成电路产生到成熟的大部分过程可以概括如下：电子管——晶体管——中小规模的集成电路——超大或者极大规模的集成电路

1.2课题研究的意义

随着科学技术的发展，数字集成电路后端设计变得越来越重要。总而言之，在我们公司通过对group_path的进一步优化可以大大的降低人工对它的优化，从而使得时序变得更加的好。随着新一代的Synopsys公司的布局软件ICC2的诞生，我们对group_path进行优化的效果以及正确性可以等到更好的验证以及识别优化。

1.3集成电路的未来展望—硬件何去何从：

从量子波动学来说，越小的事物所受到的影响其实会比大的事物受到的影响大得多，这种影响你并不能去忽略它的存在，其实从侧面就证明了在使用经典的工艺去处理平面的集成极限只可以到7nm，而且摩尔定律也并不是真正的自然拥有的规律，他只是描述人文世界产业状况的函数所用的一种模型，随着英特尔实现7nm工艺，摩尔时代的也将进入末期—后摩尔时代，在那个年代，我们会用到3D技术和折叠工艺去实现立体集成，甚至可能在不远之后的将来，摩尔时代迎来末日，与此同时电子计算机也将完成它的传奇—硅时代也许画上句号。

剩余内容已隐藏，请支付后下载全文，论文总字数：18154字