论文总字数：13803字

摘 要

自1947年，美国贝尔实验室制造出第一支晶体管以来，半导体集成电路进入了人类的视野。晶体管的制造解决了电子管的体积大的问题。RAM是数码显示中不可或缺的一个重要组成部分。应用于数码管的数据写入与读出，因此，RAM的版图设计的研究非常有意义。

本文基于cadence设计软件，采用UMC 0.35μm设计工艺，对RAM的逻辑、版图进行设计，并对逻辑进行波形仿真，同时对设计规则、一致性进行检测。设计的同时也对各种效应进行相关处理。提高了RAM的可靠性。

关键词：集成电路；RAM；版图设计；验证

Cadence-Based RAM Layout Design

Abstract

Since the first transistor was manufactured by Bell Labs in the United States in 1947, semiconductor integrated circuits have entered the human eye. The manufacture of transistors solves the problem of large tubes. RAM is an indispensable part of digital display. The data is applied to the digital tube for writing and reading. Therefore, the research on the layout design of the RAM is very meaningful.

Based on the cadence design software, this paper uses the UMC 0.35μm design process to design the logic and layout of the RAM, and simulate the waveform of the logic, while testing the design rules and consistency. The design also deals with various effects. Improve the reliability of RAM.

Keywords: integrated circuit；RAM；layout design；verification

目 录

摘 要 I

Abstract II

目 录 III

第一章 绪 论 1

1.1 集成电路概述 1

1.1.1 集成电路简介 1

1.1.2 集成电路的发展 1

1.2 版图概述 1

1.3 研究方向 1

第二章 EDA工具 2

2.1 版图绘制工具（Virtuoso）简介 2

2.2 版图验证工具（Calibre）简介 3

2.2.1 Calibre DRC 3

2.2.2 Calibre LVS 3

第三章 逻辑设计与仿真 4

3.1 逻辑设计 4

3.1.1 存储单元（RAMcell） 4

3.1.2 控制电路 5

3.2 波形仿真 8

3.2.1 存储单元仿真 8

3.2.2 整体功能的仿真 9

3.3 RAM的概述 10

3.3.1 RAM的模型 10

3.3.2 RAM管脚名及相关属性 11

第四章 RAM版图设计 12

4.1 设计规则 12

4.1.1 设计规则作用 12

4.1.2 工艺层次 12

4.1.3 设计规则制定 14

4.2 控制电路和存储基本单元版图设计 15

4.2.1 存储基本单元（RAMcell）版图设计 15

4.2.2 数字单元的绘制 17

4.2.3 模拟部分画法（以电容为例） 20

4.2.4 RAM的拼接 20

4.3 验证及分析 21

4.3.1 设计规则检查（DRC） 21

4.3.2 版图amp;原理图一致性检查（LVS） 22

4.4 电路的可靠性以及优化 23

4.4.1 电路的可靠性 23

4.4.2 电路的优化 25

4.5 版图绘制总结 27

第五章 结束语 28

致 谢 29

参考文献 30

第一章 绪 论

1.1 集成电路概述

1.1.1 集成电路简介

集成电路主要分为两种：基于锗的基础电路和基于硅的集成电路。集成电路将基础原件整体化，并正向微小化，高集成度，智能化和高可靠性方向发展。起初的集成电路适用于计算机。由于生活，军品的智能化，集成电路现广泛运用于航空航天，家电，人工智能等领域。

1.1.2 集成电路的发展

自1942年美国第一台电子计算机问世以来，由于其体积大，质量重的原因，英国科学家达默提出，将分立元件集中制作在一片半导体晶片上，因此集成电路的构思诞生。

自1947年，美国贝尔实验室制作出第一支晶体管，它的出现将耗电量大、结构脆弱的电子管代替，之后，半导体集成电路出现在公众的视野。

我国集成电路产业起源于六十年代。起初以计算机与军品配套为主要目标，后来主要引进美国二手设备“治散治乱”，现在以CAD为突破方向，强抓科技革命。

1.2 版图概述

版图作为从集成电路设计到掩膜生产之间重要的桥梁，伴随着集成电路的发展版图设计也在与时俱进。

版图设计是将前端门级电路基于特定的工艺，在EDA软件上，通过布局布线和进行物理严重（如：DRC、LVS）并最终产生供制造使用的GDS文件。

1.3 研究方向

版图设计是半导体集成电路设计中，最后一个环节。本文主要叙述了集成电路和版图的概述，且对版图设计工作与使用说明做了描述。并基于UMC某项目的工艺文件，对简单的RAM进行了逻辑设计，再对设计的逻辑进行存储结构和总体的仿真，最后，结合工艺要求以及逻辑连接对RAM进行版图绘制，并对绘制的版图进行优化和版图的可靠性。

第二章 EDA工具

Cadence其电子设计自动化（Electronic Design Automation，EDA）产品包括系统级设计、功能验证、IC综合及布局布线、模拟、混合信号及射频IC设计、全定制集成电路设计、IC物理验证、PCB设计和硬件仿真建模等。电子设计自动化产品中对应的版图设计工具为Virtuoso Layout Editor。

cadence使用流程：

图2.1 cadence使用流程

2.1 版图绘制工具（Virtuoso）简介

Virtuoso是全定制设计工具，包括电路设计工具Virtuoso Schematic Composer（可以进行原理图输入，支持VHDL/HDL的文本输入）、仿真工具Affirma Spectra（高级电路仿真器，功能和Spice类似）、版图设计工具Virtuoso Layout Editor、验证工具Dracula等Virtuoso可以实现从前端到后端的全定制设计过程，为集成电路提供了极其迅速而精确的设计方式。

Virtuoso主要优点：

剩余内容已隐藏，请支付后下载全文，论文总字数：13803字