1. 研究目的与意义（文献综述）
近年来互联网发展迅速，人们对于通信系统的要求也越来越高，主要体现在数据传输速率和数据量方面。随着数据传输速率的提升，传统的并行传输接口芯片受到了严重的挑战。采用并行的方式传输数据需要比较多的i/o口，而且并行传输一般都是同步传输，发送器与接收器之间需要一根时钟线，这直接导致了采用并行传输方式的接口芯片价格较高。并行信号之间会产生串扰，而且传输信道对并行信号的影响不一样，在接收端容易形成误码。频率越高，这种情况越严重。当今数据传输的速率达到gb/s，传统的并行接口已经无法应用于这种高速场合。业界的研究方向转向采用串行传输模式的接口。串行链路能够很好的解决上面的两个问题。
目前，高速串行通信主要是serdes（serializer/deserializer）技术，serdes最开始应用在光纤通信领域，如广域网（wan）、城域网（man）和局域网（lan）中，近年来，serdes技术开始应用在计算机i/o通信中，例如处理器间高速互联接口、基于pci-e接口标准的处理器外设接口、sata外存接口以及网络端口等等。基于serdes技术的高速串行接口正在成为一种通用的i/o接口标准。
serdes是一种时分多路复用（tdm）点对点的通信技术。serdes包括发送部分和接收部分，发送部分是将低速的并行信号经编码后转化为高速串行信号传输，接收部分从接收的带有大量噪声的信号中提取时钟信号，并将高速串行信号转化为低速并行信号，经解码后输出。
2. 研究的基本内容与方案
serdes接口芯片的建模技术是高速serdes接口芯片设计与应用的关键技术。该设计主要在matlab的环境下对10gb/s的高速serdes接口芯片进行建模与仿真，主要内容包括：
1．调研高速serdes接口芯片的组成以及主要参数。
2．研究高速信号在信道中的传输特性，并对传输信道和接收均衡器建模。
3. 研究计划与安排
第一阶段（1-4周）：进行相关理论知识的学习和设计方案的形成，以及开题报告的撰写。
第二阶段（5-13周）：课题研究与设计；完成项目的设计与测试。
第三阶段（14-16周）：撰写和修改毕业论文。
4. 参考文献（12篇以上）
[1] fan-ta chen, jen-ming wu, chang,m.-c.f,”40-gb/s 0.7-v 2:1 mux and 1:2 demux with transformer-coupled techniquefor serdes interface”[j],circuits and systems i: regular papers, ieeetransactions on ,vol:62,issue:4,2015, 1042 - 1051
[2]ashok jaiswal, dominik walk, yuan fang, and klaus hofmann,”low-power high-speed on-chip asynchronous wave-pipelined cml serdes”[j], 27th ieee international system on chip conference, socc 2014, 5 - 10
[3]韦雪明,高速serdes接口芯片设计关键技术研究[d],四川,电子科技大学 ,2012
课题毕业论文、开题报告、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
