8点流水线型时域抽取FFT的FPGA实现开题报告

全文总字数：1050字

1. 研究目的与意义

傅里叶变换将信号由时域转换到频域，便于信号处理。 FPGA能够提供硬件定时的速度和稳定性，超越了数字信号处理器（DSP）的运算能力，属于真正的并行实行，可实时将采集的时域信号转换到频域。利用FPGA芯片的高效性，灵活性，实现硬件结构与并行算法的优化配置，加速FFT的处理速度。并利用Matlab的计算仿真能力进行初步模拟减少硬件设计的时间。

2. 国内外研究现状分析

目前，在基于FPGA的FFT处理器综合研究方面，以FPGA芯片生厂商为主的公司处于领先地位。其中，以在市场占主要份额的Xilinx和Altera公司研制的FFT IP 核尤为突出，性能非常优越。例如：Altera公司推出的Altera IP核，在334Hz时钟频率下，计算16位的1k点数据仅需要1.02us。FFT IP核一般是为了高性能，高可靠性的应用而设计，如雷达，通信，声学和医疗信号处理等领域，成本非常高，难以在基层领域普及。

国内外学者在基于FPGA 的FFT处理器方面做了大批量的工作，并取得了不错的效益。虽然我国FPGA技术起步比较晚，但21世纪以来，发展迅猛。当前已经有很多大学及研究所都设计开发出基于FPGA的具有自主知识产权的FFT。但是由于起步比较晚，基础比较弱，所以设计的FFT处理器无论是在速度上，还是在扩展性上都与国外存在一定的差距。所以自主设计研发基于FPGA的FFT，把FFT的实时性和FPGA芯片世纪的灵活性相结合起来，实现算法与硬件的优化配置，提高FFT的处理速度，以及满足当今信号处理的高速性和灵活性，满足不同点数变换的要求，成为我国数字信息处理的一个研究热点。

3. 研究的基本内容与计划

本课题研究8点流水线型的时域抽取fft的verilog hdl实现，设计时分几步进行：

1、应用matlab编程实现基2时域抽取算法；

2、在matlab/simulink进行仿真；

4. 研究创新点

本课题的亮点在于引入了Matlab/Simulink进行仿真，率先通过模拟知道8点计算的速度，用Matlab编程生成.m文件，生成Simulink中的旋转因子，仿真成功在进行FPGA的编程，减少研发时间。