基于CMOS的矩阵选择器设计文献综述

1. 文献综述（或调研报告）：

CMOS（Complementary Metal Oxide Semiconductor）全称为互补金属氧化物半导体指互补金属氧化物（PMOS管和NMOS管）共同构成的互补型MOS集成电路制造工艺。是现代集成芯片应用最广泛的半导体，具有制造工艺简单、占用芯片面积小、器件特性便于控制等优点。

在集成电路制造工艺的诸多工序中，以光刻工艺最为关键，它决定着制造工艺的先进程度。随着集成电路向纳米级发展，光刻采用的光波波长也从近紫外区间的436nm、365nm波长进入到深紫外区间的248nm、193nm波长。目前大部分芯片制造工艺采用了248nm和193nm光刻技术。其中，248nm光刻采用的是KrF准分子激光，首先用于0.25mu;m制造工艺，后来Nikon公司推出NSR-S204B又将其扩展到了0.15mu;m制造工艺，ASML公司也推出了PAS.55500/750E，它提高到可以解决0.13mu;m制造工艺。193nm光采用的是ArF激光，目前主要用于0.11mu;m、0.10mu;m以及90nm的制造工艺上[1]。

选择器是数字电路和现代计算机中运算逻辑单元ALU的基本功能之一，其功能是对不同的数据进行选择相当于一个多路到一路的开关，也可以将低速多路并行信号转换成一路高速信号，以便于数据的高速传输。选择器（MUX）是当前高性能数字系统中常用的组件。随着电路复杂性的增加，MUX的输入引脚数也在增加。不可避免地，MUX输入数量的增加可能导致延迟时间的增加，从而在复杂和高性能数字系统的复杂化中不能满足多输入和高速的要求。通常，数据速率超过10Gb/s的应用需要高速技术，如SiGe，GaAs和InP[2]-[4]。但是，考虑到制造成本，功耗和集成能力方面，更倾向于将标准CMOS工艺用于电路实现。随着CMOS工艺特征尺寸持续稳定的减小，其工作频率增长非常快。现在，90nm CMOS工艺展现出大约100GHz的工作频率。最近，在高速CMOS多路复用器的设计方面已经做了大量的工作。至于0.18mu;mCMOS工艺，据报道，完全集成的2：1多路复用器的最高数据速率可以达到15Gb/s[5]。

传统的选择器电路分为CMOS电路组成和Transmission gate（TG）或pass gate组成当然还有直接用逻辑门组成的（NAND、AND）[6]。且具有多于八个输入的多对一选择器都是由2-1的基本选择器采用树型结构构成。

其中pass gate 组成的选择器具有在面积和功率方面都超过CMOS的巨大潜力[7]-[11]，使用一个反相数据选择器根据连接到栅极的输入信号（控制信号）选择连接到漏极的两个输入中的一个，然后反转所选信号。连接到MOSFET栅极的两个输入被设计为互补的，以避免信号之间的冲突。这不是双轨逻辑，其中任何逻辑信号线都伴有互补信号线。在这种情况下，使用简单的逆变器单元来产生互补信号。因此，互补信号仅存在于逆变器和Y 1之间的局部区域中。该互补信号有时可以由多个单元共享，这最大限度地减少了与这种逆变器相关的开销。但是其在速度方面的性能相当差，这与高速的目的相背。

基于TG的选择器就单级而言，比基于COMS和逻辑门组成的选择器具有更好的速度，功率和面积，其次是基于CMOS选择器，AND门组成的选择器最慢。但是，当级联到树时，RC线延迟模型的延迟时间会随着二次函数而增加[6]。这给做多输入的选择器时带来了隐患。基于TG的选择器容易受到来自下一级的电容性负载的影响，传输信号的充电/放电时间延长，这将进一步影响传输速度。为了缩短充电/放电时间，可以在每个TG选择器组件的输出端加一个CMOS反相缓冲器，来改善延迟时间，但随着逆变器的增加，面积也同时增加。

从上述分析可以看出，传统的2-1数据选择器有着不同的速度性能，由于具有鲜明的功能，可以设计出高速高引脚数的MUX。凭借TG MUX的单级速度和CMOS MUX的驱动以减少容性负载的影响，高速多输入选择器可以由具有各种输入数量的选择器组成。以TG MUX作为基板，128-1MUX由64-1,32-1,16-1,8-1,4-1和2-1和2-1CMOS MUX的形式组成。其中由128 TG MUX和7：128解码器实现时通过最少级的电路信号传输，但速度最慢。原因是当MUX直接由128-1 TG MUX组成时，128级TGMUX输出端口是并联的。这种输出电容会严重延迟信号。同时，由8个16-1TG MUX作为第一级，7个2-1 CMOS MUX组成剩下的部分的时候可以实现最佳的速度性能。根据过去的文献和研究的分析，采用晶体管级电路设计的选择器可以实现高速多输入MUX树的设计。根据基于2-1,4-1,8-1,16-1,32-1和64-1 TG的MUX树组合的分析，16-1 TG MUX用于多级的第一阶段输入MUX树，具有最佳的延迟时间性能。MUX树的第二级到最后一级由2-1 CMOS MUX实现级联驱动，延迟时间很短。在CMOS0.18mu;m技术下，采用4个16-1 TG MUX和7个2-1 CMOS MUX树进行仿真，其中信号延迟时间仅为467 ps。与仅由2-1 CMOS MUX组成的128-1 MUX相比，延迟时间减少了26％，最高数字输入信号可以达到2GHz。

【参考文献】