基于Verilog HDL的IIS接口控制器设计开题报告

1. 研究目的与意义

音响数据的采集、处理和传输是多媒体技术的重要组成部分。

众多的数字音频系统已经进入消费市场，例如数字音频录音带、数字声音处理器。

对于设备和生产厂家来说，标准化的信息传输结构可以提高系统的适应性。

2. 课题关键问题和重难点

课题关键问题：采用hdl语言描述电路系统，完成系统电路的设计和模拟，完成iis接口控制器的基本功能。

运用synopsys和cadence 完成芯片的版图设计和验证。

课题难点：难点一：熟悉掌握iis接口控制器的系统功能，电路模块的系统级和划分。

3. 国内外研究现状（文献综述）

信息时代，微电子器件器件与集成电路（ic）越来越被广泛地应用于各行各业，其设计和制造是当今产业发展的基础性支撑条件，决定了一个国家现代化发展的水平。

ic作为最能体现知识经济特征的典型产品之一，无处不在地改变着社会的生产方式和人们的生活方式,已可将各种传感器和执行器与信息处理器系统集成在一起，完成从信息获取、处理、存储、传输到执行的系统功能，ic在物联网和互联网的信息社会中扮演着重要的角色。

现在ic的设计与制造已离不开计算机辅助软件（cad），只有把专业知识和ic cad结合起来，才能完成专用集成电路（asic）的设计。

4. 研究方案

首先系统地学习verilog hdl硬件描述语言,编写简单的程序，熟悉软件的基本操作方法。

再对iis接口控制器系统电路进行总体设计和规划，采用hdl语言描述电路系统，完成系统电路的设计和模拟，然后设计电路模块并对各模块进行modelsim电路仿真，接着对整个系统电路进行仿真与调试。

再对整个系统电路的一系列工作做完后，接着就需要对芯片电路模块的设计与仿真，然后设计出芯片电路模块的版图，最后运用synopsys和cadence 完成芯片的版图设计和验证，对整个芯片电路进行模拟与验证。

5. 工作计划

第1-2周：进行相关资料的查阅，把握毕业设计题目的要求，并对设计进行分析，撰写开题报告。

第3周：方案的论证及确定，电路系统的总体设计和规划。

对设计所要求的verilog hdl语言进行深入的学习，开始用相关软件进行初步设计。