精简指令集CPU的设计开题报告

1. 研究目的与意义

1980年patterson和ditzel首先提出了精简指令集计算机(risc,reducedinstructionsetcomputer)的概念，另觅提高计算机性能的途径。risc具有简单的指令集，指令少、指令码等长，寻址方式少、指令功能简单；强调寄存器的使用，cpu配备大量的通用寄存器(常称为寄存器文件registerfile)，以编译技术优化寄存器的使用；强调对指令流水线的优化，采用超标量和超级流水线。通过简化指令系统使控制器结构简化，进而提高指令执行速度。risc技术的复杂性在于软件，在于编译程序的编写与优化。目前，risc处理器产品主要用在工程工作站、嵌入式控制器和超级小型计算机上。

在现代的soc设计中，cpu（centralprocessingunit，中央处理单元）模块已经成为不可缺少的核心ip模块，但是，鉴于对ip核知识产权的保护和技术保密，ip供应商一般不会提供软核，大多数供应商可以提供固核。昂贵的成本和结果的可怀疑性使许多工程师持观望态度，再加上外购ip元件带来的不确定性，使得设计人员更倾向于自行设计。因此ip核的自主开发仍是很有意义的。

目的：

2. 研究内容和预期目标

主要研究内容：

1、通过查阅资料掌握cpu的相关理论知识；

2、学习verilog语言程序设计各部分模块；

3. 研究的方法与步骤

方案：

使用verilog语言编写各部分模块程序，在fpga内实现各部分模块功能，并通过

quartusⅡ软件进行调试、仿真。

4. 参考文献

[1]单片机与cpld综合应用技术北京航天航空大学出版周立功夏宇闻等编著

[2]verilog数字系统设计教程北京航天航空大学出版夏宇闻编著

[3]verilog—hdl实践与应用系统设计北京航天航空大学出版常晓明编著

5. 计划与进度安排

（1）2月22日~2月29日:收集资料，巩固cpu和fpga的基本知识。

（2）2月30日~3月7日：把握整体方案，深入研究设计原理，撰写

开题报告。