全文总字数:1219字
1. 研究目的与意义
复杂可编程逻辑器件FPGA/CPLD由于其兼具硬件电路和软件编程的优点,目前已广泛应用于各类电子产品中。随着电子高科技的飞速发展,电子表技术的发展必将日新月异,会逐步向小型化、模块化、集成化、智能化发展。基于FPGA/CPLD的电子表控制系统,具有结构简单、计时准确、功能灵活等优点。目前已在一些高端电子表中得到了应用。
通过本设计,将进一步加深我对所学基础理论知识和基本技能的掌握。可以使我掌握单片机、FPGA/CPLD的系统设计方法。熟悉VHDL语言的汇编,EDA设计中的综合,适配,时序仿真等开发过程。同时还能提高我对资料的查找与收集的能力,并且培养我独立思考问题以及综合运用已学知识的能力。为将来的工作打下基础。
2. 国内外研究现状分析
复杂可编程逻辑器件FPGA/CPLD因为其集成度高,运行速度快,成本较低,运行稳定等优点目前已经被越来越多的运用到各种电子产品中,使电子产品向功能多元化、体积最小化、功耗最低化的方向发展。例如,一些体积小,功能强可靠性高的电子表在实际生活中已经得到了应用。其中,基于FPGA/CPLD的电子表微控制系统的设计必然能够满足电子表结构简单、计时准确、体积小便于携带以及其他不同功能的要求。国内外关于这个课题的研究目前已经相对比较成熟,该技术已经在一些高端电子表产品中得到了应用,并广受好评。
3. 研究的基本内容与计划
研究内容:本课题设计的是一个基于FPGA/CPLD的电子表微控制系统。研究的内容是如何将FPGA/CPLD的系统设计方法应用于电子表的微控制系统中,从而使设计出的电子表能够实现通过LED显示屏直接显示时间的功能。
研究计划:
1~3周收集资料,确定总体设计方案,完成开题报告4周 元件购买及选型5~6周硬件设计7~8周软件设计9~11周 软硬件联调12周系统改进完善13~15周撰写毕业论文16周毕业设计答辩
4. 研究创新点
以前的电子表多利用中小规模集成电路加以石英振荡电路实现,而本次设计采用FPGA/CPLD技术,使设计出的电子表具有结构简单、计时准确、功能强大和灵活等优点。
课题毕业论文、开题报告、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。